在近日舉行的Intel一年一度Research@Intel Day 007活動上，除了再次展示Tera Scale 80核每秒兩萬億次運算的驚人能力外，Intel開發人員還透露了對此概念處理器的下一步研發計劃，即引入半導體堆疊封裝技術。
Intel準備在Tera Scale處理器的下一代產品中，一改目前處理器核心與緩存在同一平面上的傳統做法，將SRAM緩存疊放在運算核心的頂部。這樣做可以將運算核心與緩存間的帶寬最大化，同時降低芯片的封裝面積，有利于進一步提高頻率。
Intel展示了Tera Scale處理器晶圓。圖中標號一的部分是80個處理器核心，而標號2則是緩存部分。它們在同一塊晶圓上制造，與傳統處理器制造的區別在于，封裝階段，它們不再像圖中這樣平行放置，而是進行疊放。
（2007-06-23）