全球領先的電子設計自動化（EDA）軟件工具領導廠商Synopsys宣布，在國際工程協會 (IEC)的年度Design Vision評獎中，Synopsys Galaxy™ 設計平臺組件之一的PrimeTime VX statistical sign-off解決方案贏得ASIC和IC設計工具類最高榮譽。該獎項旨在表彰那些最令設計工程界受益的領先成果。DesignVision的全部獎項于1月30日，在美國加利福尼亞州Santa Clara舉辦的DesignCon上進行了揭曉。這是一次教育的盛會，同時也是一次技術展示。在此次由IEC主辦的行業會議上，PrimeTime VX 解決方案憑借創新、獨特、市場影響和客戶利益等多方面優勢榜上有名。在65nm以下技術節點，器件和互連性能引起的廣泛變異可能導致時序不準，PrimeTime VX 解決方案有助于設計人員發現并解決這一難題。
IEC總裁John Janowiak表示：“DesignVision獎旨在表彰那些完全符合IEC使命，在高科技、商業和學術領域具有積極推動意義的變革。我們很高興能借此評出DesignVision獎得主，并與整個行業分享最優秀的設計和創新成果。”
基于統計的分析(Statistical-based analysis)是一種新興的可以應對65nm及以下工藝設計挑戰的技術。為了保護客戶在現有流程中的投入，Synopsys將該技術建立在廣泛部署的sign-off基礎之上，利用其進化方法實現變異察覺分析。PrimeTime VX 解決方案建立在 Synopsys PrimeTime 黃金sign-off標準之上，將器件和互連模型與統計時序分析技術結合在一起，進一步改善了65nm以下設計的時序結果透明度。
Synopsys全面的變異察覺分析解決方案包括三個核心組成部分：Liberty ™ 合成電流源建模（Composite Current Source Modeling）技術，可提供基于器件變異的準確時序模型；基于靈敏度的Star-RCXT VX 提取解決方案可提供基于互連變異的有效而準確的寄生模型，以及PrimeTime VX統計時序分析解決方案。作為補充，Synopsys還提供了PrimeYield工具套件，幫助設計人員預測并前瞻性地解決可能影響65nm以下器件制造的問題。Prime Yield可以與設計實現進行鏈接，并通過Synopsys的先進物理實現解決方案IC Compiler來進行自動校正。IC Compiler、PrimeTime VX、Star-RCXT VX和PrimeYield解決方案的有機結合進一步強化了設計與制造的聯系，以實現硅技術的收斂。
Synopsys Galaxy設計平臺營銷副總裁Bijan Kiani 表示：“作為業內sign-off技術的領導者，我們非常榮幸Synopsys PrimeTime VX 分析解決方案獲得IEC頒發的DesignVision獎。通過提供綜合的變異察覺設計解決方案來實現硅技術的收斂，我們在解決65nm以下設計的不確定性問題方面處于獨特的地位。PrimeTime VX是我們努力利用業界領先的技術解決下一代設計問題，并將我們的投入與多個戰略領域相聯系的一個杰出實例。這些戰略領域包括測試芯片技術、過程建模（TCAD）、sign-off、物理實現，以及基于CCS的統計庫和基于靈敏度的寄生文件格式化，以確保為我們的客戶提供經過驗證的準確性和設計流程的相關性，從而提高生產效率。”
(新聞稿 2007－03－02)